DARPA хочет упростить проектирование чипов
DARPA запустило две исследовательские программы сроком на 4 года и стоимостью $100 млн.
Программа привлекла 15 компаний и 200 исследователей, сообщает "3Dnews".
Целью проекта стали поиски пути, решений и инструментов для снижения барьера стоимости разработки чипов во всём их многообразии.
На сегодняшний день комплекс работ по разработке передовых однокристальных схем (SoC), включая подготовительные работы, дизайн, проверку проектов, прототипирование, верификацию инженерных образцов и исправление ошибок, оценивается в сумму около $300 млн., но уже через два года расходы на эти работы приблизятся к $500 млн. Подобные затраты оправданы для предельно массового производства, не говоря уже о сложности работ, которые доступны сравнительно небольшому кругу компаний-разработчиков. Проект DARPA призван существенно уменьшить эти затраты уже к 2020 году с наращиванием эффективности решений до 2022 года и в дальнейшем.
Формально проект состоит из двух программ и входит в новую инициативу "Возрождение Электроники в США" под контролем Конгресса США (Electronics Resurgence Initiative, ERI). Инициатива ERI представлена в конце июня. Она рассчитана на 5 лет и будет стоить $1,5 млрд. DARPA финансирует часть проекта в виде программ IDEAS и POSH.
Программа POSH нацелена на создание открытых библиотек готовых к использованию блоков чипов, а программа IDEAS должна привести к появлению как открытых, так и коммерческих инструментов для автоматического дизайна и проверки схем, включая выполнение разводки печатных плат.
В случае успеха, проектирование и последующие операции по изготовлению чипов и плат обещают оказаться настолько недорогими, что станет реальностью производство сложной, но мелкосерийной продукции. То, что сегодня делают избранные, сидя на мешках с деньгами, завтра смогут делать зелёные выпускники ВУЗов. Или, например, для госорганов и военных можно будет выпускать недорогую, но при этом уникальную и защищённую электронику, что сегодня стоит нереальных денег. Нечто подобное сделано в мире программ, если вспомнить о распространении Linux. Было бы хорошо принести этот опыт в проектирование чипов.
Согласно предварительным планам, первыми плодами программ IDEAS и POSH можно будет воспользоваться в 2020 году. В этот период созданные с помощью новых и открытых инструментов чипы по энергоэффективности и производительности пока не смогут соревноваться с решениями, спроектированными с помощью традиционных (закрытых) инструментов. От новых инструментов ожидают хотя бы половины от энергоэффективности и производительности чипов, созданных по классическим схемам. Но к 2020 году открытые инструменты обещают настолько улучшиться, что перестанут уступать закрытым и проприетарным решениям.
Проблема кроется также в адаптации проектов под конкретное производство. Универсального техпроцесса или одинаковых производственных линий нет. Сегодня производители чипов используют либо уникальные "кремниевые" компиляторы, либо адаптированные компиляторы таких компаний, как Synopsys, Cadence или других разработчиков средств автоматического проектирования чипов. "Кремниевые" компиляторы для перевода электрической схемы в физические компоненты на кристалле могут быть условно двух типов: для стандартных (цифровых или логических) ячеек и для ячеек памяти (SRAM, MRAM или другого).
Фото: "3Dnews"